Ponte Vecchio di Intel e Zen 3 di AMD mostrano la promessa di una tecnologia avanzata di packaging per semiconduttori

Intel e AMD hanno discusso di alcuni dei loro progetti di chip più avanzati alla Conferenza internazionale sui circuiti a stato solido questa settimana e hanno evidenziato il ruolo che il packaging avanzato gioca nei loro futuri prodotti di chip di fascia alta. In entrambi i casi, le nuove straordinarie capacità di prestazioni derivano da approcci modulari che combinano elementi costitutivi realizzati in diversi stabilimenti utilizzando diversi processi di produzione. Illustra il vasto potenziale dell'imballaggio dei chip nel futuro dell'innovazione dei semiconduttori.

Il mercato di riferimento di Intel per Ponte Vecchio è un modulo ad alte prestazioni da integrare in grandi sistemi di datacenter. È un'unità di elaborazione grafica (GPU) ed è progettata per applicazioni di intelligenza artificiale, apprendimento automatico e computer grafica. Prende il nome dal ponte medievale in pietra che collega Piazza della Signoria da un lato del fiume Arno a Firenze, in Italia, con il Pallazzo Pitti dall'altro lato. Uno dei punti salienti del progetto è il modo in cui collega una moltitudine di chiplet specializzati, blocchi di circuiti integrati che devono essere combinati per creare sistemi completi.

Ponte Vecchio utilizza otto "tessere" prodotte con il processo a 5 nm più avanzato della Taiwan Semiconductor Manufacturing Company (TSMC). Ogni tessera ha otto “X^e” core, e ciascuno degli otto core a sua volta ha otto motori vettoriali e otto matrici specializzati. Le tessere sono posizionate sopra una "tegola di base", che le collega alla memoria e al mondo esterno con un gigantesco tessuto di interruttori. Questa piastrella di base è costruita utilizzando il processo "Intel 7" dell'azienda, che è un nuovo nome per il processo di produzione SuperFin a 10 nm avanzato dell'azienda. C'è anche un sistema di memoria ad alte prestazioni chiamato "RAMBO", che sta per Random Access Memory, Bandwidth Optimized, che è stato costruito su un riquadro di base utilizzando la tecnologia di interconnessione Intel 7 Foveros. Vengono incorporati anche molti altri elementi costitutivi.

Il progetto di Ponte Vecchio è un caso di studio di integrazione eterogenea, che combina 63 piastrelle diverse (47 che svolgono funzioni di calcolo e 16 per la gestione termica) con un totale di oltre 100 miliardi di transistor in un unico contenitore di 77.5 x 62.5 mm (circa 3 x 2.5 pollici). Non molto tempo fa, quando tanta potenza di calcolo riempiva un magazzino e richiedeva la propria connessione alla rete elettrica. Le sfide ingegneristiche in un tale progetto sono abbondanti:

Collegamento di tutte le parti. I progettisti hanno bisogno di un modo per spostare i segnali tra tutti i chip disparati. Ai vecchi tempi, questo veniva fatto con fili o tracce su circuiti stampati e i chip venivano attaccati saldandoli alle schede. Ma questo si è esaurito molto tempo fa, poiché il numero di segnali e la velocità sono aumentati. Se metti tutto in un unico chip, puoi collegarli con tracce di metallo nella parte posteriore del processo di produzione. Se vuoi utilizzare più chip, significa che hai bisogno di molti pin di connessione e vuoi che le distanze di connessione siano brevi. Intel utilizza due tecnologie per supportare questo. Il primo è il suo "embedded multi-die interconnect bridge" (EMIB) che è costituito da una piccola scheggia di silicio che può fornire centinaia o migliaia di connessioni alla volta, e il secondo è la sua tecnologia di impilamento die-to-die Foveros prima utilizzato nel suo processore mobile Lakefield.

Assicurarsi che tutte le parti siano sincronizzate. Dopo aver collegato molti pezzi disparati, devi assicurarti che tutte le parti possano parlare tra loro in sincronia. Questo di solito significa distribuire un segnale di temporizzazione noto come orologio, in modo che tutti i chip possano funzionare in sequenza. Questo non risulta essere banale, poiché i segnali tendono a essere distorti e l'ambiente è molto rumoroso, con molti segnali che rimbalzano. Ogni riquadro di calcolo, ad esempio, ha più di 7,000 connessioni in uno spazio di 40 millimetri quadrati, quindi è molto da tenere sincronizzato.

Gestire il calore. Ciascuna piastrella modulare richiede molta potenza e distribuirla uniformemente su tutta la superficie rimuovendo il calore generato è una sfida enorme. I chip di memoria sono stati impilati per un po' di tempo, ma il calore che viene generato è distribuito in modo abbastanza uniforme. I chip o i riquadri del processore possono avere punti caldi a seconda di quanto vengono utilizzati e gestire il calore in una pila 3D di chip non è facile. Intel ha utilizzato un processo di metallizzazione per i lati posteriori dei chip e li ha integrati con dissipatori di calore per gestire i 600 watt previsti prodotti dal sistema Ponte Vecchio.

I risultati di laboratorio iniziali riportati da Intel includevano prestazioni >45 teraflop. Il supercomputer Aurora in costruzione presso gli Argonne National Laboratories utilizzerà più di 54,000 Ponte Vecchio insieme a più di 18,000 processori Xeon di nuova generazione. Aurora ha una performance massima mirata di oltre 2 Exaflop, che è 1,000 volte più di una macchina Teraflop. A metà degli anni '1990, quando ero nel settore dei supercomputer, una macchina da un Teraflop era un progetto scientifico da 100 milioni di dollari.

Zen 3 di AMD

AMD ha parlato del suo core di microprocessore Zen 3 di seconda generazione basato sul processo a 7 nm di TSMC. Questo core del microprocessore è stato progettato per essere utilizzato in tutti i segmenti di mercato di AMD, dai dispositivi mobili a basso consumo, ai computer desktop e fino ai suoi server datacenter più potenti. Il principio centrale di questa strategia era confezionare il suo core Zen 3 con funzioni di supporto come un "complesso centrale" su un singolo chiplet, che fungeva da elementi costitutivi modulari proprio come le tessere Intel. Così potrebbero confezionare otto chiplet insieme per un desktop o un server ad alte prestazioni, o quattro chiplet per un sistema di valore, come un sistema domestico economico che potrei acquistare. AMD impila anche i chip verticalmente utilizzando quelli che vengono chiamati TSV (through-silicon vias), un modo per collegare più chip posizionati uno sopra l'altro. Potrebbe anche combinare da due a otto di questi chiplet con un die server realizzato su un processo GlobalFoundries a 12 nm per realizzare i suoi 3^rd chip server EPYC di generazione.

La grande opportunità che mettono in evidenza Ponte Vecchio e Zen 3 è la capacità di mescolare e abbinare chip realizzati con diverse lavorazioni. Nel caso di Intel, questo includeva parti realizzate sia da solo che dai processi più avanzati di TSMC. AMD potrebbe combinare parti di TSMC e GlobalFoundries. Un grande vantaggio di collegare insieme chiplet o tile più piccoli piuttosto che costruire un unico grande chip è che quelli più piccoli avranno rendimenti di produzione migliori e quindi sono meno costosi. Puoi anche combinare nuovi chiplet con quelli più vecchi e collaudati che sai essere buoni o che sono realizzati con un processo meno costoso.

Sia il design AMD che quello Intel sono tecnici giri di forza. Senza dubbio rappresentano molto duro lavoro e apprendimento e rappresentano enormi investimenti di risorse. Ma proprio come IBM ha introdotto sottosistemi modulari nel suo mainframe System/360 negli anni '1960 e i personal computer sono diventati modulari negli anni '1980, il partizionamento modulare dei microsistemi di silicio come esemplificato da questi due progetti e consentito dall'imballaggio avanzato dei chip annuncia un cambiamento tecnologico significativo. Certo, molte delle capacità mostrate qui sono ancora fuori dalla portata della maggior parte delle start-up, ma possiamo immaginare che quando la tecnologia diventerà più accessibile, scatenerà un'ondata di innovazione combinata.